入力データのコマンドについてまずＰＬＬ回路と組み合わせる前に、ＤＤＳの制御方法について解説します。
ＤＤＳ−ＬＳＩチップは、表１に示すように各動作をコマンドで設定できるようになっています。
ＳＰＥＣＴＲＵＭ開発の”ＤＤＳ＆反転レベルシフトＰＬＬ”回路のご紹介
この章では、秋月のＤＤＳキットとＰＬＬ回路を組み合わせる応用テクニックをご紹介します。ＤＤＳの長所である高分解能な周波数掃引を、１ＧＨｚ帯までのＰＬＬ回路で実現します。（ＤＤＳ単体では最高周波数は１７．５ＭＨｚ程度が限界）。また、周波数出力はＰＬＬ回路のＶＣＯ出力となっていますので、高周波領域において波形の歪みが増大するというＤＤＳの欠点は、ほとんどありません。また、さらなるメリットとして、ＰＬＬの設定が固定にできるため、ＤＤＳ回路側の周波数をわずかに可変させることで、ＰＬＬのロックを外さないで周波数を微調整できます。周波数の可変速度はＤＤＳの方が格段に速いため、ＤＤＳによりＰＬＬの高速掃引も可能にしました。ロータリエンコーダをつけてダイヤル式にした受信機や送信機等の局部発振器に応用すれば、安定でしかも周波数を細かく設定できるＶＦＯにもなります。
入力データのコマンドについて
まずＰＬＬ回路と組み合わせる前に、ＤＤＳの制御方法について解説します。
ＤＤＳ−ＬＳＩチップは、表１に示すように各動作をコマンドで設定できるようになっています。
| コマンド | 動作 |
| ０ | ＤＤＳ−ＬＳＩの出力をＯＦＦする （注）データ部ビット０〜２５にはダミーデータ（０または１）を入れる |
| １ | ＤＤＳ−ＬＳＩの出力をＯＮする（リセット直後は出力ＯＦＦ） （注）データ部ビット０〜２５にはダミーデータ（０または１）を入れる |
| ２ | ------------ 未使用 -------------- |
| ３ | P1〜P4に４ビットデータを出力（データ部のＭＳＢから４ビット） （注）データ部ビット０〜２１にはダミーデータ（０または１）を入れる |
| ４ | メモリ１ＣＨに２６ビットの周波数データを書き込む |
| ５ | メモリ２ＣＨに２６ビットの周波数データを書き込む |
| ６ | メモリ３ＣＨに２６ビットの周波数データを書き込む |
| ７ | メモリ４ＣＨに２６ビットの周波数データを書き込む |
| ８ | メモリ１ＣＨの周波数データをＤＤＳ出力する （注）データ部ビット０〜２５にはダミーデータ（０または１）を入れる |
| ９ | メモリ２ＣＨの周波数データをＤＤＳ出力する （注）データ部ビット０〜２５にはダミーデータ（０または１）を入れる |
| Ａ | メモリ３ＣＨの周波数データをＤＤＳ出力する （注）データ部ビット０〜２５にはダミーデータ（０または１）を入れる |
| Ｂ | メモリ４ＣＨの周波数データをＤＤＳ出力する （注）データ部ビット０〜２５にはダミーデータ（０または１）を入れる |
| Ｃ | メモリ１ＣＨに２６ビットの周波数データを書き込みこれを出力する |
| Ｄ | メモリ２ＣＨに２６ビットの周波数データを書き込みこれを出力する |
| Ｅ | メモリ３ＣＨに２６ビットの周波数データを書き込みこれを出力する |
| Ｆ | メモリ４ＣＨに２６ビットの周波数データを書き込みこれを出力する |
シリアルデータの設定法について
シリアルデータ入力は、ＤＡＴＡ端子，ＳＣＫ端子，ＳＴＢ端子の３入力で設定します。入力データの構成は、アドレスが３ビット、コマンドが４ビット、周波数設定データが２６ビットの計３３ビット構成です。図１にＤＤＳ設定のタイミングチャートを示します。
 |
| 図１．ＤＤＳ設定のタイミングチャート |
シリアルデータの設定例を図２〜図６に示します。コマンドは０〜Ｆまでありますが、周波数掃引を目的とする場合には、メモリは１ＣＨ〜４ＣＨまで使えますが、そのうちの１ＣＨのコマンドＣを使うようにして、２６ビットの周波数データを順次増加（または減少）させていきます。
 |
| 図２．コマンド０のデータ設定例 （ＤＤＳ出力をＯＦＦ） |
 |
| 図３．コマンド３のデータ設定例 （P1〜P4に、４ビットデータを出力する） |
 |
| 図４．コマンド４のデータ設定例 （メモリ１ＣＨに、２６ビットの周波数データを書き込む） |
 |
| 図５．コマンド８のデータ設定例 （メモリ１ＣＨの周波数データをＤＤＳ出力とする） |
 |
| 図６．コマンドＣのデータ設定例 （メモリ１ＣＨに２６ビットの周波数データを書き込み同時にＤＤＳ出力とする） |
ここでアドレスですが、ＤＤＳキットのチップセレクト用ジャンパーを接続しなければ、Ｒ７、Ｒ８、Ｒ９でプルアップされていますので、ＣＳ０＝［Ｈ］、ＣＳ１＝［Ｈ］、ＣＳ２＝［Ｈ］にします。
（計算例） 次に、周波数の算出方法をマスターしましょう。前章のＤＤＳの動作原理で解説したときに使った算出式（１）を見てみましょう。ＤＤＳの出力周波数Ｆｏｕｔは、
Ｆｏｕｔ＝（Ｘ／Ｙ）×Ｆｃｌｋ ・・・・式（１）
ここで、Ｘが設定値になります。
秋月のＤＤＳキットでは、Ｙは２６ビットのフェーズ・アキュムレータを使用していますので、２２６＝６７１０８８６４です。
Ｆｃｌｋは基準周波数になります。実装したＸ’ｔａｌオシレータの周波数です。したがってＦｃｌｋ＝６７．１０８８６４ＭＨｚになります。式（１）に代入すると、
Ｆｏｕｔ ＝ Ｘ ［Ｈｚ］ ・・・式（２）
となり、Ｘの設定値がそのまま出力周波数を表すことになります。最小ステップは、１［Ｈｚ］です。
例えばＤＤＳの出力周波数Ｆｏｕｔ＝１０［ＭＨｚ］を得たい場合には、１０００００００を２進数で表すと、００ １００１ １０００ １００１ ０１１０ １０００ ００００ となります。これを２６ビットの周波数設定データとして、（ＭＳＢ側） ＬＬ ＨＬＬＨ ＨＬＬＬ ＨＬＬＨ ＬＨＨＬ ＨＬＬＬ ＬＬＬＬ （ＬＳＢ側）として設定し、アドレス、コマンドＣと一緒に入力すれば、出力端子から１０ＭＨｚの周波数が出力されるはずです。
さて、Ｘ’ｔａｌオシレータの周波数が、６７．１０８８６４ＭＨｚという何だか中途半端な周波数と感じた人もいると思いますが、基準オシレータに２のｎ乗のものを使用すれば、ＤＤＳの周波数は割り切りの良い周波数になるのです。
ところで、秋月のＤＤＳキットには評価用の１６ＭＨｚＸ’ｔａｌオシレータが付属しています。もし、１６ＭＨｚのＸ’ｔａｌオシレータを使用した場合には、Ｆｃｌｋ＝１６ＭＨｚですので、
Ｆｏｕｔ＝（Ｘ／６７１０８８６４）×１６００００００［Ｈｚ］
＝０．２３８４１９・Ｘ ［Ｈｚ］
となります。最小ステップが０．２３８４１９・・・［Ｈｚ］という、ちょっと中途半端な数字になってしまいます。
ＤＤＳ＆反転レベルシフトＰＬＬ回路
さて、いよいよ秋月のＤＤＳキットとＰＬＬ回路を組み合わせる応用テクニックをご紹介します。ＤＤＳの長所である高分解能な周波数掃引を、１ＧＨｚ帯までのＰＬＬ回路で実現します。また、回路の構成上、周波数出力はＰＬＬ回路のＶＣＯ出力となっていますので、高周波領域において波形の歪みが増大するというＤＤＳの欠点は、ほとんどありません。また、ＰＬＬ回路は反転レベルシフトにより安定性を向上させています。回路構成を図７に示します。
 |
| 図７． ＤＤＳ＆反転レベルシフトＰＬＬ回路図 |
ところで、ＰＬＬ回路の制御法のところで、（計算例．３）が宿題となっていました。ここでもう一度、計算例３のところを思い出してください。
（計算例） ｆｏ＝６５４．３２１ＭＨｚの局部発振周波数を得たい時は、どうしたらよいか？
ＭＢ１５０１のＰＬＬ回路”単体”では設定不可能ということでした。ＤＤＳ回路と組み合わせる工夫により、それを可能にすることができるのです。
ＰＬＬ回路の出力周波数ｆｏの設定は、下記の式（３）でした。
ｆｏ＝［（Ｍ・Ｎ）＋Ａ］・ｆosc／Ｒ ------ 式（３）
ここで、ＭＢ１５０１の例では、
Ｍ：プリスケーラの分周値（６４または１２８）
Ｎ：プログラマブル・カウンタ設定値（１６〜２０４７）
Ａ：スワロー・カウンタ設定値（０〜１２７，Ａ＜Ｎ，Ａ＜Ｍ）
Ｒ：リファレンスカウンタ設定値（８〜１６３８３）
となっています。
ところでｆｏｓｃですが、ここにＤＤＳ回路の周波数Ｆｏｕｔを入力するのです。すなわち、式（２）より
ｆｏｓｃ ＝ Ｆｏｕｔ ＝ Ｘ ［Ｈｚ］
となり、式（３）へ代入すると
ｆｏ＝［（Ｍ・Ｎ）＋Ａ］・Ｘ／Ｒ ------ 式（４）
ここでＰＬＬ側の設定として、例えばＭ＝６４，Ｎ＝１０００，Ａ＝０，Ｒ＝６４０とすると、式（４）は
ｆｏ＝［（６４×１０００）＋０］・Ｘ／６４０ ＝ １００・Ｘ ------ 式（５）
となります。ここで、ＤＤＳ側の周波数設定で、Ｘ＝６．５４３２１ＭＨｚにすると、
ｆｏ＝６５４．３２１ＭＨｚの局部発振周波数が出力できます。最小ステップ周波数は、１００Ｈｚです。
これまでＰＬＬ回路単体では、基準周波数ｆｏｓｃのところに、周波数固定の水晶発振器（Ｘ’ｔａｌモジュール）が付いていましたので、細かな周波数のステップを得ることが不可能でした。このＰＬＬの基準周波数としてＤＤＳ回路の周波数信号を入力すれば、周波数ステップ幅を格段に細かく設定することができます。また、さらなるメリットとして、ＰＬＬの設定が固定にできるため、ＤＤＳ回路側の周波数をわずかに可変することで、ＰＬＬのロックを外さないで周波数を微調整できます。ロックが外れないため、高速掃引も可能です。
 |
 |
 |
|